Intel demuestra avances en el escalado de transistores de próxima generación para futuros nodos

Intel dio a conocer avances técnicos que mantienen una rica cartera de innovaciones para la futura hoja de ruta de procesos de la compañía, lo que subraya la continuación y evolución de la Ley de Moore. En la  Reunión Internacional de Dispositivos Electrónicos  (IEDM) IEEE de 2023, los investigadores de Intel mostraron avances en transistores CMOS (semiconductores de óxido metálico complementario) apilados en 3D combinados con alimentación trasera y contactos traseros directos. La compañía también informó sobre las vías de ampliación de los avances recientes en I+D para el suministro de energía en la parte trasera, como los contactos en la parte trasera, y fue la primera en demostrar una exitosa integración monolítica 3D a gran escala de transistores de silicio con transistores de nitruro de galio (GaN) en los mismos 300 milímetros. (mm) oblea, en lugar de en el paquete.

“A medida que entramos en la Era Angstrom y miramos más allá de cinco nodos en cuatro años, la innovación continua es más crítica que nunca. En IEDM 2023, Intel muestra su progreso con avances en la investigación que impulsan la Ley de Moore, subrayando nuestra capacidad de ofrecer tecnologías de vanguardia que permitan una mayor escalabilidad y una entrega eficiente de energía para la próxima generación de informática móvil”.–Sanjay Natarajan, vicepresidente senior de Intel y director general de Investigación de Componentes

Por qué es importante:  el escalado de transistores y la potencia trasera son claves para ayudar a satisfacer la demanda cada vez mayor de informática más potente. Año tras año, Intel satisface esta demanda informática, lo que demuestra que sus innovaciones seguirán impulsando la industria de los semiconductores y seguirán siendo la piedra angular de la Ley de Moore. El grupo de Investigación de Componentes de Intel constantemente traspasa los límites de la ingeniería al apilar transistores, llevando la energía trasera al siguiente nivel para permitir un mayor escalado de transistores y un mejor rendimiento, además de demostrar que se pueden integrar transistores hechos de diferentes materiales en la misma oblea.

Los anuncios recientes de la hoja de ruta de la tecnología de procesos que destacan la innovación de la compañía en el escalamiento continuo (incluyendo energía trasera PowerVia, sustratos de vidrio para empaques avanzados y Foveros Direct) se originaron en Components Research y se espera que estén en producción esta década.

Cómo lo hacemos:  en IEDM 2023, Components Research mostró su compromiso de innovar en nuevas formas de colocar más transistores en silicio y al mismo tiempo lograr un mayor rendimiento. Los investigadores han identificado áreas clave de I+D necesarias para seguir escalando mediante el apilamiento eficiente de transistores. Combinados con la alimentación y los contactos traseros, estos serán grandes avances en la tecnología de arquitectura de transistores. Además de mejorar la entrega de energía trasera y emplear nuevos materiales de canal 2D, Intel está trabajando para extender la Ley de Moore a un billón de transistores en un paquete para 2030.

Intel ofrece transistores CMOS apilados 3D innovadores y pioneros en la industria combinados con energía trasera y contacto trasero:

• La última investigación sobre transistores de Intel presentada en IEDM 2023 muestra una primicia en la industria: la capacidad de apilar verticalmente transistores de efecto de campo complementario (CFET) en un paso de puerta reducido a 60 nanómetros (nm). Esto permite obtener beneficios de eficiencia y rendimiento del área al apilar transistores. También se combina con alimentación trasera y contactos traseros directos. Subraya el liderazgo de Intel en transistores de puerta integral y muestra la capacidad de la empresa para innovar más allá de RibbonFET, colocándola por delante de la competencia.

Intel va más allá de cinco nodos en cuatro años e identifica áreas clave de I+D necesarias para continuar escalando transistores con entrega de energía trasera:

• PowerVia de Intel estará listo para su fabricación en 2024, lo que será la primera implementación de entrega de energía trasera. En IEDM 2023, Components Research identificó caminos para extender y escalar la entrega de energía trasera más allá de PowerVia, y los avances clave en los procesos necesarios para habilitarlos. Además, este trabajo también destacó el uso de contactos posteriores y otras interconexiones verticales novedosas para permitir el apilamiento de dispositivos con eficiencia de área.

Intel es el primero en integrar con éxito transistores de silicio con transistores GaN en la misma oblea de 300 mm y demostrar su buen rendimiento:

• En IEDM 2022, Intel se centró en mejorar el rendimiento y construir un camino viable hacia las obleas de GaN sobre silicio de 300 mm. Este año, la empresa está avanzando en la integración de procesos de silicio y GaN. Intel ahora ha demostrado con éxito una solución de circuito integrado a gran escala y alto rendimiento, llamada «DrGaN», para el suministro de energía. Los investigadores de Intel son los primeros en demostrar que esta tecnología funciona bien y potencialmente puede permitir que las soluciones de suministro de energía sigan el ritmo de las demandas de densidad de energía y eficiencia de la informática futura.

Intel avanza en I+D en el espacio de transistores 2D para el futuro escalamiento de la Ley de Moore:

• Los materiales de canal 2D de dicalcogenuro de metal de transición (TMD) ofrecen una oportunidad única para lograr una longitud de puerta física de transistor escalada por debajo de 10 nm. En IEDM 2023, Intel demostrará prototipos de transistores TMD de alta movilidad tanto para NMOS (semiconductor de óxido metálico de canal n) como para PMOS (semiconductor de óxido metálico de canal p), los componentes clave de CMOS. Intel también presentará el primer transistor PMOS 2D TMD Gate-All-Around (GAA) del mundo y el primer  transistor PMOS 2D del mundo fabricado en una oblea de 300 mm.